Аналогово-цифрови преобразуватели

Този ред не е гарантиран, когато входният сигнал се покачи бързо. Приоритетното кодиране избягва грешки, като пренебрегва тези в най-малко значимите битове на кодера с приоритет. Паралелните компаратори правят паралелния ADC най-бърз. Недостатъкът на тази схема е високата сложност.

Архитектурата на тръбопровода позволява значително (няколко пъти) да увеличи максималната честота на вземане на проби от многостепенен ADC. Поради това е възможно, без загуба на скорост, да се увеличи броят на ADC стъпките чрез намаляване на битовия капацитет на всяка стъпка. Увеличаването на броя на стъпките за преобразуване намалява сложността на ADC.

Архитектурата на тръбопровода има голям брой произведени в момента многостепенни ADC: двустепенен 10-битов AD9040A, изпълняващ до 40 милиона преобразувания в секунда (MPS); четиристепенна 12-битова AD9220 (10MPs), консумираща само 250mW.

Когато избирате конвейерен ADC, имайте предвид, че много от тях не позволяват ниски честоти на вземане на проби.

Паралелни ADC. Схеми и ред на работа

Паралелни ADC - квантуват сигнала едновременно, използвайки набор от компаратори, свързани паралелно с източника на входния сигнал. Фигура 30 показва изпълнение на метода за паралелно преобразуване на AD за 3-битово число.

Три двоични цифри представляват осем различни числа, включително нула. Следователно са необходими седем компаратора. Седемте съответни референтни напрежения се генерират от резистивния делител.

Ако приложеното входно напрежение е в рамките на

h до

ч, къде

- квантът на входното напрежение, съответстващ на единицата на най-малко значимия бит на АЦП, след това компараторите от 1 до 3 са настроени на състояние 1, а компараторите от 4 до 7 са настроени на състояние 0. Преобразуване на тази група кодове в три -цифрено двоично число изпълнява логическо устройство, наречено приоритетен кодер, чиято диаграма на състоянието е показана в Таблица 2.

Свързването на приоритетния кодер директно към изхода на ADC може да доведе до грешен резултат при четене на изходния код и да получи грешна стойност. Помислете например за прехода от три на четири или в двоичен код от 011 на 100. Ако най-значимият бит, поради по-кратко време на закъснение, промени състоянието си преди останалите битове, числото 111 временно ще се появи в продукцията, т.е. седем. Величината на грешката в този случай ще бъде половината от измерения обхват.

Паралелно-серийни ADC. Принципи на изграждане и функциониране

Този ADC ви позволява да намалите хардуерните разходи и да увеличите производителността, за да внедрите шест-битов ADC. Схемата използва два 3-битови паралелни ADC.

Първият генерира трите най-значими бита на изходния код. Те представляват грубо квантована стойност

за да усилите 8 пъти, можете да използвате два АЦП със същия обхват на входното напрежение. В този случай точността в ADC трябва да бъде същата като тази на шестбитовия ADC. В противен случай разликата между грубо квантованата стойност и входното напрежение

няма да има смисъл.

При разработването на паралелно-серийни ADC се появява проблемът с избора на структура и съответствието на мащабите на отделните етапи на ADC.

ADC с междинно преобразуване във времевата област. Схема и ред на работа

Верига с междинно преобразуване на входния сигнал в пропорционален времеви интервал

, който е изпълнен с броещи импулси на референтната честота

. Броят на импулсите, уловени в измервателния интервал

, фиксиран от брояча и издаден като цифров еквивалент на преобразувания сигнал.

В този случай връзката между кода и входния сигнал има формата

- скоростта на промяна в напрежението на трионния генератор на напрежение (PSG)

Статистическата грешка на този ADC се определя от стабилността на честотата

, отклонение на характеристиките на FPG от идеала, грешката на компараторите.

Динамичната грешка на този АЦП е подобна на тази на стъпаловидния АЦП с напрежение. За да се намали динамичната грешка, ADC се използва, съвместим с UVC.

ADC с междинно преобразуване в честота. Схема и принцип на действие

Когато работите с UVC, честотата на ADC може да бъде увеличена до

- максимално време за преобразуване.

- период на повторение на броене на импулси.

UVH се състои от кондензатор за съхранение C (виж фиг. 34), аналогов превключвател Kl и операционен усилвател с операционен усилвател. Според сигнала от генератора на тактовия импулс ADC преобразува сигнала

, което е UVC изходът (в режим на съхранение). В края на цикъла на преобразуване се генерира контролен сигнал. Той действа върху клавиша Kl и прехвърля UVX в режим на вземане на проби (добавяне). На времевата диаграма (фиг. 35) областите A, B, C означават времето за преобразуване на ADC.

Сравнителна оценка на схемите за изграждане на ADC

Аналогово-цифровите преобразуватели (ADC) са устройства, които приемат входни аналогови сигнали и генерират съответни цифрови сигнали, подходящи за обработка от микропроцесори и други цифрови устройства.

Фигура 36 - ADC класификация

Серийните ADC включват: балансиране на входната аналогова стойност със сумата от минимума (за даден преобразувател) по стандарти за тегло (кванти). Балансирането на входната аналогова стойност се извършва от сумата от n-стандарти (n е броят на ADC битовете), претеглени съгласно двоичния закон. С междинно преобразуване на входната аналогова стойност във времеви интервал или честота, последвано от преобразуване в цифров код. Задайте преобразуватели на напрежение-честота, т.е. скоростта на повторение на изходните импулси на такива АЦП е пропорционална на входната аналогова стойност, използвайки в процеса на преобразуване операцията за интегриране на входния аналогов сигнал за фиксиран интервал от време.

Паралелните ADC се основават на използването на

- стандарти с тегла, които се различават с един квант. Сравнението на стойността на аналоговия вход с всяка референция се извършва едновременно с използване

вериги за сравнение (компаратори).

Последователно паралелните ADC се разделят на многостепенни, в които се получават няколко паралелни ADC, работещи последователно няколко пъти с подходящ контрол на праговите напрежения.

Аналогови микропроцесори. Структурна схема и оперативна процедура

Микропроцесор (MP) е софтуерно контролирано устройство за цифрова обработка на информация, направено под формата на една или повече интегрални схеми.

Два вида MP: битово модулен и един кристален. Блоковата схема на разрядно-модулния MF е показана на фиг. 37.

Изтеглете устройство за съхранение. Предназначение, принципи на строителство и работа

За да се намали динамичната грешка на ADC, се използват устройства за вземане на проби и съхранение. Той свързва между ADC входа и изхода на аналоговия източник на сигнал.

Работата на UVC е да фиксира моментната стойност на вариращия във времето входен сигнал

за времето, необходимо за следващото преобразуване в ADC. UVH има 2 стабилни режима на работа: вземане на проби и съхранение. В режим на вземане на проби изходният сигнал на UVC достига стойността на преобразувания сигнал при максимално възможната скорост

и го следи до командата „съхранение“. От този момент UVC ще съхранява на изхода моментната стойност на преобразувания входен сигнал.

UVC включва: операционни усилватели, които действат като буфери между ADC входа и паметта, ключове, които осигуряват прехода на веригата от режим на съхранение.